文件名称：基于Cadence Allegro SI 16.3的信号完整性仿真
文件大小：1.07MB
文件格式：PDF
更新时间：2016-12-04 05:11:49
Cadence 16.3 信号完整性
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时 候，具有所必需达到的电压电平数值。差的信号完整性不是由某一因素导致的，而是由板级 设计中多种因素共同引起的。特别是在高速电路中，所使用的芯片的切换速度过快、端接元 件布设不合理、电路的互联不合理等都会引起信号的完整性问题。具体主要包括串扰、反射、 过冲与下冲、振荡、信号延迟等