ALTERA FIFO IP核使用verilog代码

【文件属性】：

文件名称：ALTERA FIFO IP核使用verilog代码

文件大小：155KB

文件格式：DOCX

更新时间：2022-01-27 09:57:59

ALTERA FIFO  IP核

FIFO，在FPGA中是一种非常基本，使用非常广泛的模块。FPGA高手可能觉得不值一提，但对于像我这样的新手，有时却是个大问题，弄了一个多月，总算有所进展，希望把自己的一些总结写下来，一方面希望对其他入门者有所帮助，另一方面希望看到的高手们批评指正。