【文件属性】：
文件名称：赛灵思FPGA设计时序约束指南
文件大小：969KB
文件格式：PDF
更新时间：2015-02-16 17:07:27
赛灵思
时序约束可以成为设计人员最好的朋友，能帮助您快速完成设计。
为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要
实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内
部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。