文件名称：低相噪频率合成器中环路滤波器仿真研究 (2010年)
文件大小：43KB
文件格式：PDF
更新时间：2024-06-14 21:23:57
工程技术 论文
为了改善短波跳频电台中频率合成器的相位噪声特性，分析了DDS激励PLL式频率合成器中锁相环单元工作过程，基于ADI公司的PLL芯片ADF4001，就相位噪声问题对环路滤波器进行了设计，从带宽和相位余量出发，通过一种参数的近似算法，重新计算设定滤波器各种参数值，有效降低了滤波器相位噪声，最后用ADIsimPLL仿真软件对锁相环进行了仿真，结果表明：在70MHz输出时，经计算调整后的系统噪声性能比调整前优化可迭0.79％，滤波器噪声性能的优化可迭4％有效改善了频率合成器的相位噪声特性．