文件名称：Verilog HDL 那些事 － 儿整合篇.
文件大小：42.23MB
文件格式：PDF
更新时间：2016-01-13 17:08:48
Verilog_HDL
Verilog HDL 那些事 － 儿整合篇.
Verilog HDL 那些事 － 儿整合篇.
【文件属性】：
网友评论
- 很不错，讲解很详细
- 是整合篇，讲了一些verilog设计基础的东西，时序、浮点数之类的，可供一读
- 很不错硬件语言的书
- 很好关于硬件语言的书
- 书中的讲解很细致
文件名称：Verilog HDL 那些事 － 儿整合篇.
文件大小：42.23MB
文件格式：PDF
更新时间：2016-01-13 17:08:48
Verilog_HDL
Verilog HDL 那些事 － 儿整合篇.