文件名称:Visio画时序组件.zip
文件大小:161KB
文件格式:ZIP
更新时间:2021-11-10 10:31:28
visio timming verilog fpga
visio 画timming时序时,需要用这样的组件
【文件预览】:
Visio画时序组件
----FPGA_DESIGN.vss(103KB)
----状态机组件.vss(27KB)
----逻辑组件.vss(156KB)
文件名称:Visio画时序组件.zip
文件大小:161KB
文件格式:ZIP
更新时间:2021-11-10 10:31:28
visio timming verilog fpga
visio 画timming时序时,需要用这样的组件