文件名称：FPGA quartus软件仿真一位加法器
文件大小：77KB
文件格式：RAR
更新时间：2020-09-19 15:04:05
eda quartus9.0
利用quartusII9.0编译仿真的一位加法器，适合新人学习参考，学习eda的同学可以拿来参考学习 ，自己参考设计，有利于加深理解
【文件预览】：
fadder_1
----fadder_1.bsf(2KB)
----fadder_1.v.bak(219B)
----fadder_1.done(26B)
----fadder_1.flow.rpt(6KB)
----hadder_1.bsf(2KB)
----fadder_1.qsf(3KB)
----db()
--------fadder_1.rtlv_sg_swap.cdb(507B)
--------fadder_1.sgdiff.hdb(6KB)
--------fadder_1.(0).cnf.cdb(1018B)
--------fadder_1.(0).cnf.hdb(703B)
--------fadder_1.tis_db_list.ddb(174B)
--------fadder_1.map.hdb(6KB)
--------fadder_1.sld_design_entry_dsc.sci(154B)
--------fadder_1.map.qmsg(2KB)
--------fadder_1.sgate.rvd(2KB)
--------fadder_1.lpc.rdb(426B)
--------fadder_1.(1).cnf.cdb(579B)
--------fadder_1.lpc.txt(2KB)
--------fadder_1.eds_overflow(2B)
--------prev_cmp_fadder_1.map.qmsg(4KB)
--------fadder_1.sld_design_entry.sci(154B)
--------fadder_1.cmp.rdb(4KB)
--------fadder_1.pre_map.cdb(955B)
--------fadder_1.sim.cvwf(862B)
--------prev_cmp_fadder_1.qmsg(3KB)
--------wed.wsf(3KB)
--------fadder_1.rtlv_sg.cdb(1KB)
--------fadder_1.pre_map.hdb(6KB)
--------fadder_1.fnsim.qmsg(3KB)
--------fadder_1.sgdiff.cdb(777B)
--------fadder_1.sim.qmsg(3KB)
--------fadder_1.sim.hdb(3KB)
--------fadder_1.tmw_info(67B)
--------fadder_1.sim.rdb(2KB)
--------fadder_1.fnsim.hdb(7KB)
--------fadder_1.lpc.html(1KB)
--------fadder_1.db_info(137B)
--------fadder_1.sgate_sm.rvd(217B)
--------fadder_1.cbx.xml(90B)
--------fadder_1.fnsim.cdb(753B)
--------fadder_1.simfam(10B)
--------fadder_1.map.logdb(4B)
--------fadder_1.rpp.qmsg(2KB)
--------fadder_1.hier_info(455B)
--------fadder_1.rtlv.hdb(6KB)
--------fadder_1.(1).cnf.hdb(566B)
--------fadder_1.map.cdb(970B)
--------fadder_1.hif(1KB)
--------fadder_1.eco.cdb(161B)
--------fadder_1.syn_hier_info(0B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----fadder_1.qws(1KB)
----fadder_1.vwf(3KB)
----fadder_1.dpf(239B)
----fadder_1.v(342B)
----fadder_1.qpf(1KB)
----fadder_1.map.rpt(16KB)
----fadder_1.map.summary(303B)
----fadder_1.sim.rpt(10KB)