文件名称：计算机组成原理——多功能ALU设计实验
文件大小：2.33MB
文件格式：ZIP
更新时间：2021-12-19 06:38:44
Verilog FPGA
计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。编程环境：Vivado HSL，设计语言：Verilog HDL。文档排版：LaTeX。内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。
【文件预览】：
ALU设计
----ALU.v(1KB)
----Test.v(2KB)
----document.log(53KB)
----document.toc(328B)
----document.aux(1KB)
----计科1605-2016011186-罗登.pdf(823KB)
----document.pdf(823KB)
----figures()
--------simulation.png(88KB)
--------simulation2.png(31KB)
--------simulation3.png(26KB)
--------diagram.png(52KB)
--------Logo.png(579KB)
--------projectstruct.png(52KB)
--------logic.png(33KB)
--------simulation4.png(18KB)
--------simulation1.png(25KB)
----document.synctex.gz(52KB)
----document.tex(5KB)