proteus8.6：译码器74LS138和门电路设计一个全加器

【文件属性】：

文件名称：proteus8.6：译码器74LS138和门电路设计一个全加器

文件大小：7KB

文件格式：PDSPRJ

更新时间：2023-06-22 08:45:21

proteus

proteus8.6：译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。