文件名称:verilog 数字跑表代码
文件大小:2KB
文件格式:V
更新时间:2021-02-18 15:07:13
计时器fpga
用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能
文件名称:verilog 数字跑表代码
文件大小:2KB
文件格式:V
更新时间:2021-02-18 15:07:13
计时器fpga
用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能