文件名称：FPGA数字跑表设计
文件大小：132KB
文件格式：RAR
更新时间：2023-07-20 10:22:47
FPGA 数字跑表 Verilog HDL代码
FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPGA中，适用于FPGA的初学者使用！
【文件预览】：
数字跑表FPGA
----数电大作业.hw()
--------webtalk()
--------数电大作业.lpr(290B)
----数电大作业.xpr(5KB)
----vivado.jou(680B)
----vivado.log(1KB)
----数电大作业.cache()
--------wt()
--------compile_simlib()
----vivado_4328.backup.jou(2KB)
----数电大作业.sim()
--------sim_1()
----分析报告.doc(101KB)
----数电大作业.ip_user_files()
--------README.txt(130B)
--------ipstatic()
----vivado_4328.backup.log(84KB)
----数电大作业.srcs()
--------sim_1()
--------sources_1()