文件名称：数字逻辑电路实验报告.doc
文件大小：305KB
文件格式：DOC
更新时间：2023-08-14 14:50:56
数字逻辑 实验报告
设计一个多功能数字时钟，具有以下几个功能： （1）能进行正常的时、分、秒计时。 ①使用一个二十四进制和两个流逝进制的计数器级联。分计数器以秒计数器的进位作为计数脉冲，小时计数器以分计时器的进位作为技术脉冲。 ②给秒1Hz 。 （2）可以使用以 EP1C12F324C8为核心的硬件系统上的脉冲按键或者拨动开关实现“校时”，“校分”及清零功能。 （3）可以使用系统上的扬声器进行整点报时 ①计时到59分50秒时，每两秒一次低音报时，整点进行高音报时。 ②低音报时用512Hz，高音报时用1kHz。 （4）设置闹钟，并连接扬声器实现闹铃功能。 ①设定闹钟时间与新的计数器进行存储，与正常计时互不干扰。 ②与正常计时状态进行切换。 ③设定一个比较模块，当计时与闹钟相等时，驱动扬声器鸣叫。 ④闹钟响声控制在一分钟之内，如在一分钟设置按键取消闹时状态 （5）用动态数码管显示时间。 ①用6个数码管，分别用一组独立的七段码进行驱动显示，将小时高位到秒低位共6组时间经过7段译码，按照顺序锁定到数码管上。 ②用动态扫描的方式显示。 ③扫描频率越高越稳定。