文件名称：verilog HDL教程
文件大小：1.74MB
文件格式：PDF
更新时间：2014-04-14 04:35:09
夏宇闻
本书讲述了自20世纪90年代开始在美国和其他先进的工业国家逐步推广的利用硬件描述语 言（Verilog HDL）建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。本书从算法和 计算的基本概念出发，把复杂的算法逐步分解成简单的操作步骤，讲述最终如何由硬线逻辑电路来 实现复杂的数字逻辑系统。 全书共分四部分，另加一个附录。第一部分为初级篇，共8讲；第二部分为中级篇，共10讲；第 三部分为实践篇，共12个实验例选。最后一部分是Verilog硬件描述语言参考手册，即语法篇，供学 习、查询之用。 书中突破传统的章节结构，以“学时”为单位，以“讲授”为形式，将Verilog HDL知识由浅入深、由简单到复杂、由典型到一般的循序渐进方法，一步步地传授给读者，使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员可以从中掌握Verilog HDL技术，把我国的IC设计、复杂数字系统设计推向一个全新的高度。 本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其 他工程人员自学与参考。