基于FPGA三速以太网的实现（UDP通信）

【文件属性】：

文件名称：基于FPGA三速以太网的实现（UDP通信）

文件大小：1.55MB

文件格式：RAR

更新时间：2015-07-16 11:35:14

三速以太网 FPGA(verilog)

本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码，主要完成fpga向PC的UDP发送实现（verilog)

【文件预览】：
UDP_Packet(100M_1000M).qar
ETC_88E1111-XX-CAA-C000.pdf