用组合逻辑实现时钟的逻辑图

时间:2022-12-11 17:08:27
【文件属性】:

文件名称:用组合逻辑实现时钟的逻辑图

文件大小:188KB

文件格式:MS10

更新时间:2022-12-11 17:08:27

组合逻辑 时钟

用组合逻辑实现的时钟电路,里面图像清晰,而且绝对原创,用6个数码管,以及6个74S160D实现,输入信号:I0--I7,是通过74LS148 产生输出,而输出是反码,需要经过一级反相器(非门),最终得到ABC,而输入信号 I8、I9运行在74LS148 之外,因此当其.输入信号:I0--I7,是通过74LS148 产生输出,而输出是反码,需要经过一级反相器(非门),最终得到ABC,而输入信号 I8、I9运行在74LS148 之外,因此当其.


网友评论