文件名称：预布局提取和仿真-算法设计与分析导论 李家同 中文版
文件大小：2.17MB
文件格式：PDF
更新时间：2024-06-23 13:10:39
利用Cadence Allegro PCB SI进行SI仿真分析.pdf
四、 约束驱动布局 4.1 预布局提取和仿真 4.1.1 仿真参数设置 （1）在程序文件夹中选择“Cadence SPB 16.2”-->”PCB SI”-->弹出产品选择对话框， 选择“Allegro PCB SI GXL（SPECCTRAQuest）”-->单击“OK”按键，弹出编辑窗口。 （2）选择“File”--->”Open”,打开..\tech\pre_constraint \hidesign_ch2.brd 文件. （3）在菜单栏中选择“Analyze”-->“SI/EMI sim”-->“Preferences”-->弹出“Analysis Preferences”对话框，如图 4-1-1所示。 图 4-1-1 “Analysis Preferences”窗口 Buffer Delays 选项： From Library 指仿真器获得库中模型的缓冲器延迟，这是默认的 On the Fly 指定仿真器测量缓冲延迟，并在以后的计算中使用这些延迟 注意：勾选“Use Default For Missing Components Models”复选框，当没有为元件分配模型