4位全加器的VHDL设计及MAXPLUS仿真

【文件属性】：
文件名称：4位全加器的VHDL设计及MAXPLUS仿真
文件大小：64KB
文件格式：DOC
更新时间：2013-05-20 14:32:24
全加器 用结构化描述风格设计的4位全加器，采用的是串行进位法。