Verilog编写的FPGA组合逻辑程序

时间：2015-12-22 19:07:14
【文件属性】：

文件名称：Verilog编写的FPGA组合逻辑程序

文件大小：520KB

文件格式：PDF

更新时间：2015-12-22 19:07:14

Verilog 七人表决器 三八译码器

Verilog编写的FPGA组合逻辑程序：译码器 表决器 编码器 半加器 全加器等

立即下载

网友评论

  • 各种数字逻辑器件的verilog语言，很有用

相关文章