用VHDL语言的结构描述不考虑来自低位进位的半加器

【文件属性】：

文件名称：用VHDL语言的结构描述不考虑来自低位进位的半加器

文件大小：22KB

文件格式：DOCX

更新时间：2013-11-21 01:26:04

VHDL，结构描述，半加器

数字逻辑与系统设计，转为用VHDL语言学习者，上机实验者，不能很好的用结构描述半加器所打造。