文件名称:数电实验——出租车计价器
文件大小:4.38MB
文件格式:RAR
更新时间:2023-04-16 14:07:03
数电实验 basys2 出租车计价器 速度,里程,计价等模块 Verilog
利用Basys2板设计基于FPGA的出租车计价器,用HDL Verilog硬件描述语言实现出租车计价器的设计。所设计的出租车计价器具有时钟显示、里程显示、价格显示等功能,具有等待计时、计价功能,要求能够根据时间判断是夜间价格还是白天价格。画了很久时间完成,真的不容易啊。
文件名称:数电实验——出租车计价器
文件大小:4.38MB
文件格式:RAR
更新时间:2023-04-16 14:07:03
数电实验 basys2 出租车计价器 速度,里程,计价等模块 Verilog
利用Basys2板设计基于FPGA的出租车计价器,用HDL Verilog硬件描述语言实现出租车计价器的设计。所设计的出租车计价器具有时钟显示、里程显示、价格显示等功能,具有等待计时、计价功能,要求能够根据时间判断是夜间价格还是白天价格。画了很久时间完成,真的不容易啊。