文件名称：基于Verilog的ADC配置代码
文件大小：287KB
文件格式：ZIP
更新时间：2018-10-27 15:00:54
Verilog ADC
用Verilog描述了SPI总线协议，然后对ADC进行配置
【文件预览】：
AD9777
----config_dac.qsf(2KB)
----config_dac.map.rpt(17KB)
----ad9777_spi_interface()
--------verilog.psm(12KB)
--------_primary.vhd(288B)
--------_primary.dat(2KB)
----config_dac.fit.smsg(513B)
----config_dac.asm.rpt(7KB)
----config_dac.flow.rpt(5KB)
----prev_cmp_config_dac.qmsg(4KB)
----config_dac.tan.rpt(74KB)
----config_dac.fit.rpt(91KB)
----db()
--------config_dac.eda.qmsg(2KB)
--------prev_cmp_config_dac.eda.qmsg(2KB)
--------config_dac.tan.qmsg(33KB)
--------config_dac.rtlv.hdb(9KB)
--------config_dac.sgdiff.hdb(9KB)
--------config_dac.(0).cnf.hdb(2KB)
--------config_dac.psp(3B)
--------config_dac.cbx.xml(92B)
--------config_dac.dbp(0B)
--------config_dac.cmp.ecobp(28B)
--------config_dac.smp_dump.txt(285B)
--------prev_cmp_config_dac.map.qmsg(4KB)
--------config_dac.cmp.rdb(3KB)
--------config_dac.fit.qmsg(41KB)
--------config_dac.rtlv_sg.cdb(8KB)
--------config_dac.pre_map.cdb(8KB)
--------config_dac.eco.cdb(161B)
--------prev_cmp_config_dac.asm.qmsg(2KB)
--------config_dac.cmp_bb.cdb(9KB)
--------config_dac.sld_design_entry_dsc.sci(154B)
--------config_dac.db_info(137B)
--------config_dac.asm.qmsg(2KB)
--------config_dac.hif(1KB)
--------config_dac.map_bb.hdb(9KB)
--------config_dac.map_bb.logdb(4B)
--------config_dac.cmp_bb.logdb(4B)
--------config_dac.sld_design_entry.sci(154B)
--------prev_cmp_config_dac.fit.qmsg(41KB)
--------config_dac.cmp_bb.rcf(4KB)
--------config_dac.cmp_bb.hdb(10KB)
--------config_dac.rtlv_sg_swap.cdb(178B)
--------prev_cmp_config_dac.tan.qmsg(33KB)
--------config_dac.map.qmsg(4KB)
--------config_dac.syn_hier_info(0B)
--------config_dac.map.ecobp(28B)
--------config_dac.hier_info(3KB)
--------config_dac.(0).cnf.cdb(7KB)
--------config_dac.pss(37B)
--------config_dac.cmp0.ddb(80KB)
--------config_dac.pre_map.hdb(9KB)
--------config_dac.sgdiff.cdb(6KB)
----ad9777_spi_interface.v(2KB)
----test_config_dac.v.bak(1000B)
----config_dac.pin(19KB)
----config_dac()
--------verilog.psm(35KB)
--------_primary.vhd(932B)
--------_primary.dat(3KB)
----config_dac.v.bak(4KB)
----config_dac.done(26B)
----test_config_dac()
--------verilog.psm(9KB)
--------_primary.vhd(90B)
--------_primary.dat(1KB)
----config_dac.fit.summary(600B)
----config_dac.v(4KB)
----config_dac.tan.summary(1KB)
----config_dac.map.smsg(118B)
----_info(709B)
----config_dac.map.summary(688B)
----config_dac.qws(1KB)
----config_dac.eda.rpt(5KB)
----config_dac.qpf(912B)
----config_dac.pof(512KB)
----simulation()
--------modelsim()
----test_config_dac.v(1002B)
----config_dac.sof(148KB)
----ad9777_spi_interface.v.bak(2KB)