文件名称：一种用于高速ADC的采样保持电路的设计
文件大小：471KB
文件格式：PDF
更新时间：2011-12-16 12:24:48
高速ADC的
摘要: 设计了一个用于流水线模数转换器 (pipelined ADC) 前端的采样保持电路。该电路采 用电容翻转型结构 , 并设计了一个增益达到100 dB , 单位增益带宽为1 GHz的全差分增益自举跨 导运算放大器 (OTA) 。利用 TSMC 0125μm CMOS工艺 , 在 215 V 的电源电压下 , 它可以在 4 ns 内稳定在最终值的0105 %内。通过仿真优化 , 该采样保持电路可用于 10 位 , 100 MS/ s的流水线 ADC中。