基于FPGA的乘累加器

【文件属性】：

文件名称：基于FPGA的乘累加器

文件大小：5KB

文件格式：ZIP

更新时间：2015-01-11 14:06:42

FPGA VHDL 乘累加器

一种基于FPGA的乘累加器的设计，乘累加器是一种电子电路中经常用到的电路模块。

【文件预览】：
乘—累加电路
----说明.doc(20KB)
----mac()
--------mac.vwf(9KB)
--------mac.vhd(623B)
--------mac.qpf(904B)