文件名称：Verilog 代码编写
文件大小：195KB
文件格式：DOCX
更新时间：2022-09-21 11:09:39
Verilog 代码编写
数字IC培训课程体系 课程 内容 课时（每课时两节课） 第一阶段，语言及工具基础。 Verilog/VHDL 复习基本编程语言，熟练掌握基本模块的RTL设计流程。 2课时 ISE/vivado 工具的使用， coregenerator、DCM等功能使用，top文件编写，基本的综合、布局布线、约束、错误排查，bit文件生成/下载。 3课时 Modsim/VCS 仿真工具基本功能介绍，仿真程序编写，仿真时序分析 2课时 Synplify/DC 熟悉基本综合工具使用，讲解FPGA与ASIC的区别（clock、memory、MAC、DIV等） 2课时 DRC 熟悉基本layout功能 2课时 Package 熟悉芯片基本封装流程 2课时 第二阶段：项目实训。 课程 内容 课时 接口设计 常用接口模块的代码设计实现：UART、SPI、I2C； 4课时 接口调试 USB、SD、LVDS等常用接口为实例，基于开发板进行基本接口数据收发调试，熟悉通用接口操作流程 3课时 物联网应用实训 利用FPGA开发板，加2G/3G模块或者BT模块，加传感器，实现数据采集与传输。 掌握模块设计、仿真、综合及通用接口调试，能够达到基于FPGA进行实际工程开发的程度。 4课时