【文件属性】：
文件名称：verilog 经典教材
文件大小：1.73MB
文件格式：PDF
更新时间：2018-03-04 16:03:48
verilog
随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可
编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领
域所用的数字电路及系统其复杂程度也越来越高，特别是需要设计具有实
时处理能力的信号处理专用集成电路，并把整个电子系统综合到一个芯片
上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动，而需要
综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常
迅速，电路设计能力赶不上技术的进步。在数字逻辑设计领域，迫切需要
一种共同的工业标准来统一对数字逻辑电路及系统的描述，这样就能把系
统设计工作分解为逻辑设计（前端）和电路实现（后端）两个互相独立而
又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种常
用数字逻辑电路和系统部件（如FFT算法、DCT算法部件）建成宏单元
（Megcell)或软核（Soft-Core）库供设计者引用，以减少重复劳动，提
高工作效率。电路的实现则可借助于综合工具和布局布线工具（与具体工
艺技术有关）来自动地完成。