文件名称：用verilog语言写的CPU，支持外部中断与时钟中断，并有中断屏蔽和中断嵌套，提供指令集文档。
文件大小：35KB
文件格式：RAR
更新时间：2012-11-20 06:26:38
verilog 指令集 CPU 中断 visio
用verilog语言写的CPU，支持外部中断与时钟中断，并有中断屏蔽和中断嵌套，提供指令集文档与结构图。其中指令集文档有CPU每一拍控制信号的详细说明。
【文件预览】：
KD_CPU
----interrupt_register.v(800B)
----t_mux2.v(1KB)
----SP.v(1KB)
----t_div.v(1KB)
----cpu10_5.xlsx(18KB)
----sheild.v(849B)
----ALU.v(1KB)
----shield.v(527B)
----GR.v(2KB)
----register.v(991B)
----time_counter.v(833B)
----time_test.v(1KB)
----PC.v(930B)
----int_chart.v(635B)
----interrupt.v(785B)
----mul1.v(874B)
----mux4.v(2KB)
----div.v(2KB)
----t_ALU.v(2KB)
----t_GR.v(1KB)
----t_mux41.v(1KB)
----t_memory.v(1KB)
----CX.v(976B)
----mux21.v(754B)
----t_register.v(1KB)
----KD_CPU.v(6KB)
----div_test.v(1KB)
----clock.v(632B)
----testbench.v(5KB)
----t_clock.v(850B)
----CU.v(8KB)
----t_mux4.v(1KB)
----mux2.v(803B)
----memory.v(844B)
----mux41.v(923B)
----t_PC.v(1KB)