文件名称：具有高动态性能和锁相精确度的改进PLL设计.pdf
文件大小：2.38MB
文件格式：PDF
更新时间：2024-03-23 03:06:47
pll 高精度
提高锁相环(phase—locked loop，PLL)的动态性能和锁相精确度，提出一种基于dq变换 的改进锁相环，其通过平均值环节而不是延时信号消除(delayed signal cancellation，DSC)或低通滤 波器(10w pass filter，LPF)预先将负序与谐波分离出去，大幅缩短了暂态响应时间，同时亦消除了 系统电压不平衡或畸变对锁相精确度的影响。详述了该PLL的工作原理；给出了关于负序与谐波 分离方法的讨论；推导了控制环的线性化模型及其PI参数的整定方法。仿真与实验结果表明，由 于采用平均值环节和不存在传统软件锁相环(soft ware phase—locked loop，SPLL)具有的耦合关系， 该PLL可快速而准确地锁定系统电压中正序基波分量的相位，具有高动态性能和锁相精确度，适 用于动态电压恢复器(dynamic voltage restorer，DVR)或统一电能质量控制器(unified power quality controller，UPQC)等对电压变化敏感的柔性交流输电系统(f