文件名称：基于FPGA同步fifo的设计
文件大小：439KB
文件格式：RAR
更新时间：2021-06-18 08:22:45
FPGA fifo
代码主要介绍一下同步fifo用verilog实现。fifo是 first input first output 的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说，设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。
【文件预览】：
sync_fifo
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()
----fifotestbench_beh.prj(117B)
----fifo.stx(0B)
----fifo.v(2KB)
----isim.log(514B)
----fifotestbench_isim_beh.exe(93KB)
----iseconfig()
--------fifo.xreport(20KB)
--------sync_fifo.projectmgr(7KB)
----sync_fifo.gise(8KB)
----fifo.ngc(69KB)
----fuse.log(1KB)
----fifo.cmd_log(228B)
----fifo.syr(15KB)
----_xmsgs()
--------xst.xmsgs(662B)
--------pn_parser.xmsgs(753B)
----fifo_envsettings.html(10KB)
----fifotestbench.v(1KB)
----sync_fifo.xise(35KB)
----fifo.prj(23B)
----ipcore_dir()
----fifo.ngr(184KB)
----fifo_summary.html(5KB)
----fifotestbench_isim_beh.wdb(8KB)
----fifo.xst(1KB)
----fifo_xst.xrpt(13KB)
----isim()
--------pn_info(6B)
--------work()
--------fifotestbench_isim_beh.exe.sim()
--------isim_usage_statistics.html(474B)
----xilinxsim.ini(16B)
----webtalk_pn.xml(3KB)
----fuse.xmsgs(367B)
----isim.cmd(44B)
----fuseRelaunch.cmd(267B)
----fifo.lso(6B)