SDRAM接口Verilog HDL源代码，带Burst控制

【文件属性】：
文件名称：SDRAM接口Verilog HDL源代码，带Burst控制
文件大小：150KB
文件格式：RAR
更新时间：2014-09-16 17:58:39
SDRAM 接口 Verilog HDL 源代码 SDRAM接口Verilog HDL源代码，带Burst控制

【文件预览】：
test
----modelsim()
--------test.cr.mti(649B)
--------vsim.wlf(32KB)
--------work()
--------wave.do(1016B)
--------test.mpf(16KB)
--------wave2.do(1KB)
----ise()
--------fpga_vhdl.prj(0B)
--------fpga.lso(6B)
--------fpga.stx(0B)
--------fpga.prj(28B)
--------fpga.cmd_log(2KB)
--------automake.log(0B)
--------xst()
--------test.npl(544B)
--------__projnav()
--------__projnav.log(184KB)
--------coregen.prj(7KB)
--------fpga.syr(18KB)
--------fpga.ngr(98KB)
--------fpga.ngc(62KB)
--------coregen.log(665B)
--------test.dhp(1KB)
----src()
--------V51.v(719B)
--------top.v(2KB)
--------mt48lc1m16a1-8a.v(34KB)
--------fpga.v(10KB)
--------global.h(472B)