基于FPGA的高速FIFO电路设计

时间:2013-07-07 05:38:06
【文件属性】:

文件名称:基于FPGA的高速FIFO电路设计

文件大小:188KB

文件格式:DOC

更新时间:2013-07-07 05:38:06

高速FIFO 高速A/D

在大容量高速采集系统项目的开发过程中,FPGA作为可编程逻辑器件,设计灵活、可操作性强,是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限,通常不能够满足实际设计电路的需求,需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用,相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快,经过FPGA降速后,位数宽,速度仍然很高,不能直接存储到外部存储器。在设计时,要经过FIFO缓存,然后才能存储到外部存储器。本设计的FIFO容量小、功能强,充分利用了FPGA内部FIFO电路的特点,结合实际电路,优化了整个电路模型的设计。


网友评论

  • 感觉一般,没有很实际的指导。
  • 写的比较概括 可以作为参考