文件名称：SDRAM的MOdelsim仿真
文件大小：4.18MB
文件格式：ZIP
更新时间：2015-04-05 06:23:43
SDRAM,Modelsim,仿真,FPGA
这是使用ModelSim仿真SDRAM时序操作的完整代码，其中还有PLL模块以及FIFO模块的仿真源码。
【文件预览】：
src
----pll()
--------sys_ctrl.v(2KB)
--------clk_ctrl.v(18KB)
--------pll_module_tb.v(437B)
--------pll_module.v(453B)
----sdram()
--------sdram_module_tb.v(1KB)
--------sdram_ctrl.v(12KB)
--------sdram_module.v(2KB)
--------sdram_wr_data.v(2KB)
--------sdr_para.v(3KB)
--------sdram_top.v(4KB)
--------sdram_cmd.v(5KB)
--------sdram_top.v.bak(4KB)
----data_gen()
--------data_gen_module.v(818B)
--------data_gen_module_tb.v(658B)
--------datagene.v.bak(4KB)
--------datagene.v(4KB)
----fifo()
--------wrfifo.v(7KB)
--------write_fifo_module.v(689B)
--------fifo_test_module_tb.v(953B)
--------fifo_test_module.v(1KB)
--------EasyCapture2.jpg(73KB)
--------EasyCapture1.jpg(101KB)
--------EasyCapture5.jpg(71KB)
--------rdfifo.v(7KB)
--------FIFO模块仿真说明.txt(785B)
--------EasyCapture3.jpg(101KB)
--------EasyCapture4.jpg(51KB)
----sdfifo()
--------wrfifo.v(7KB)
--------rdfifo.v(7KB)
--------sdfifo_ctrl.v(2KB)
----system()
--------system_module_tb.v(2KB)
--------system_module.v(3KB)
--------system_module_tb.v.bak(2KB)
--------system_module.v.bak(3KB)
----lib()
--------altera_mf.v(2.14MB)
--------220model.v(234KB)
sdram_test.mpf
sdram_test.cr.mti
vsim.wlf
wave
----wave.do(3KB)
modelsim
----fifo.do(732B)
----system.do(1KB)
----pll.do(465B)
----data_gen.do(576B)