Altera 官方SDRAM_controller IP CORE源代码

时间:2014-12-18 03:49:02
【文件属性】:

文件名称:Altera 官方SDRAM_controller IP CORE源代码

文件大小:2.22MB

文件格式:RAR

更新时间:2014-12-18 03:49:02

SDRAM verilog VHDL Altera

altera官方的SDRAM控制器源代码,具有很高的实用参考价值,同时可以学习规范的IP核设计。


【文件预览】:
Altera 官方SDRAM_controller IP CORE
----vhdl.rar(936KB)
----使用说明请参看右侧注释====〉〉.txt(774B)
----verilog.rar(759KB)
----sdr_sdram.rar(608KB)

网友评论

  • 不错不错,参考学习,友晶4DCFIFO的SDRAM IP核也是参考Altera的吧
  • 很好,好好学习,取其精华
  • 东西不错,也有PDF文档
  • 资料不错,代码写得很规范,是个不错的学习资料
  • 不错代码很全 学习中
  • 算是比较好的SDRAM控制器了,很完善,但是代码风格很难适应,很难看懂。正在学习中
  • 很好,就是内容有点多,要啃一段时间。感谢分享!
  • 初学SDRAM,感觉还可以
  • 资料很详细,非常有参考价值
  • 确实比起自己的思路清晰的多,very good
  • 不错 代码很全 学习了
  • 还不错,quartusII直接编译通过,端口比较多,要注意
  • 很不错 代码很全 学习了
  • 非常有用的资源,非常的好。
  • 很有参考价值,值得学习