文件名称：swerv_eh1：Western Digital的RISC-V SweRV内核目录
文件大小：3.77MB
文件格式：ZIP
更新时间：2024-03-11 19:55:00
SystemVerilog
Western Digital的SweRV RISC-V Core TM 1.1 该存储库已弃用。 请使用。 该存储库包含SweRV Core TM版本1.1设计RTL。 这是一个镜像存储库。 主要存储库位于 版本1.0可以在找到 执照 通过对该项目做出贡献，您同意您的贡献受约束。 目录下的文件可能在其他许可证下可用。 请查看单个文件以获取详细信息。 目录结构 ├── configs # Configurations Dir │ └── snapshots # Where generated configuration files are created ├── design # Design root dir │ ├── dbg # Debugger │
【文件预览】：
swerv_eh1-master
----.gitignore(55B)
----LICENSE(11KB)
----tools()
--------coredecode(4KB)
--------Makefile(6KB)
--------unrollforverilator(10KB)
--------JSON.pm(66KB)
--------picmap(1KB)
--------smalldiv(2KB)
--------README.md(627B)
--------addassign(680B)
----README.md(6KB)
----configs()
--------snapshots()
--------README.md(540B)
--------swerv.config(67KB)
----testbench()
--------ahb_sif.sv(5KB)
--------flist.vlog(1KB)
--------tb_top.sv(14KB)
--------flist.spyglass(1KB)
--------hex()
--------flist.vcs(1KB)
--------test_tb_top.cpp(2KB)
--------link.ld(155B)
--------input.tcl(103B)
--------flist.verilator(1KB)
--------asm()
----design()
--------flist.vlog(2KB)
--------lsu()
--------swerv_wrapper.sv(17KB)
--------flist.spyglass(2KB)
--------flist.questa(2KB)
--------dec()
--------README.md(41B)
--------flist.vcs(2KB)
--------include()
--------ifu()
--------swerv.sv(53KB)
--------exu()
--------lib()
--------dmi()
--------flist.verilator(2KB)
--------mem.sv(4KB)
--------dbg()
--------dma_ctrl.sv(41KB)
--------pic_ctrl.sv(26KB)
----release-notes.md(1KB)
----docs()
--------RISC-V_SweRV_EH1_PRM.pdf(2.1MB)
--------RISC-V SweRV EH1 PRM.pdf(2.3MB)
--------README.md(251B)