【文件属性】：
文件名称：FPGA基于NIOS II的电子钟设计
文件大小：22.66MB
文件格式：ZIP
更新时间：2022-01-06 07:02:30
FPGA
使用了Verilog和Sopc两项功能，故在硬件部分使用Verilog编写出数码管的驱动程序，使用NiOS II编写实现过程。
1）使用Qsys生成的定时器timer_1ms实现计时功能；
2）使用8个数码管显示时间；
3）使用3个按钮实现调时间和闹钟时间的功能。
按键1：更换模式（模式0：正常显示时间；模式1：调当前时间的小时；模式2；调当前时间的分钟；模式3：当前时间的秒；模式4：调闹钟时间的小时；模式5：调闹钟时间的分钟）；
按键2：在非模式0下给需要调节的时间数加一，但不溢出；
按键3：在非模式0下给需要调节的时间数减一，但不小于零；
实现时间和闹钟时间的调时功能；
4）加入闪烁标志，给正在调整的位闪烁，判断是哪一位在调整；
5）按键按下时，对应一个led灯点亮；
6）使用蜂鸣器实现闹钟功能，闹钟响时实现流水灯指示功能。