文件名称：单周期处理器
文件大小：170KB
文件格式：ZIP
更新时间：2021-07-28 10:06:37
cpu verilog
Verilog编程下的单周期处理器，实现基本的几条指令，单周期处理器由数据通路和控制器组成。采用模块化和层次化设计。
【文件预览】：
CUP
----Mips.v(228B)
----code.txt(306B)
----transcript(837B)
----Ext.v(240B)
----cpu .mpf(97KB)
----work()
--------_vmake(29B)
--------_lib1_39.qdb(32KB)
--------_lib1_39.qtl(128KB)
--------_lib.qdb(48KB)
--------_lib1_16.qpg(96KB)
--------_temp()
--------_lib1_40.qpg(104KB)
--------_lib1_40.qtl(128KB)
--------_lib1_40.qdb(32KB)
--------_lib1_16.qdb(32KB)
--------_tempmsg()
--------@_opt()
--------_lib1_39.qpg(104KB)
--------_lib1_16.qtl(162KB)
--------_info(4KB)
----Dm.v(353B)
----Alu.v(449B)
----Pc.v(355B)
----Registers.v(432B)
----vsim.wlf(56KB)
----cpu .cr.mti(3KB)
----Mux.v(296B)
----Datapath.v(1KB)
----Control.v(3KB)
----Npc.v(526B)
----Im.v(278B)