文件名称：计算机组成原理考研纲要
文件大小：247KB
文件格式：DOCX
更新时间：2021-08-06 10:23:14
机组
8.存储器的基本知识 (1)性能指标：存储容量、存取时间、存储周期、存储器带宽。 (2)存储介质主要为：半导体器件（内存）和磁性材料（外存） ①按存储介质分为磁表面存储器，半导体存储器，光存储器 (3)包括：主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 (4)易失性RAM，非易失性ROM,FLASH（闪存） (5)多级存储体系结构：寄存器+高速缓冲存储器+主存储器+外存储器。即Cache+主存+辅存，以满足对存储系统的“容量大、速度快、成本低”要求 (6)ROM分为：ROM只读存储器、PROM一次编程只读存储器、EPROM可擦除（紫外线）/编程只读存储器、E^2PROM可用电擦除的可编程只读存储器 (7)SRAM ①存储元的电路通常由双稳态触发器组成 ②集成度低，功耗大，不需要刷新 (8)DRAM存储器： ①结电容 ②集成度高、功耗小、需要刷新，主要用于大容量存储器 ③引脚数目：地址线+数据线+控制 (9)刷新方式：集中式、分散式、异步式 ①刷新周期=刷新间隔/刷新次数 ②刷新次数=总存储丹元/单次刷新 ③单次（单行）：按行刷新取小，8*9取8，即为2^8*芯片个数 (10)容量扩充： ①64*4：存储单元*字长 ②字长：一组芯片个数 ③容量：地址长度+片选 ④加数据总线，控制总线 (11)DRAM读写的正确性校验 ①奇偶校验：实现简单。只能发现1位或奇数个错误，并且不能纠正错误 ②汉明码： 能发现错误，并且能纠正错误。需要在数据中加入更多位的校验码，并且需要配套较复杂的逻辑运算电路。 ③循环校验码(CRC) 1)基本思想： a.在发送端，将要传送的K位二进制信息码左移R位，再将它与生成多项式G(x)做模2除法，生成一个R位校验码（余数），附在信息码后，构成一个新的CRC码。 b.在接收端利用收到的编码做模2除法，以检测和确定出错的位置；余数为0无错，否则低位起第几个位置取反 (12)双端口存储器和多模块交叉存储器属于并行存储器。前者采用空间并行技术，后者采用时间并行技术（流水线处理技术） ①顺序存储器：t1=mT ②交叉存储器：t2=T+(m-1)t (13)相联存储器：按内容寻址 (14)Cache原理基础：程序访问的局部性原理 ①命中率：h ②平均访问时间： ta=htc+(1-h)tm ③主存与Cache的速差倍数：r=tm/tc (=5～10) ④访问效率：e = Cache访问时间/平均访问时间= 1/(r+(1-r)h) ⑤影响命中率h大小的因素 主要有： 1)程序的行为 2)Cache的容量与结构（如采用多级Cache等） 3)Cache的相联度，包括组织方式、块的大小等。 (15)主存与Cache的地址映射 ①全相联方式：标记+字地址 ②直接方式：标记+行+字地址 ③组相联：主存区区号+组号+字地址 （只有组号，组内块号不写继续） (16)Cache替换策略 ①最不经常使用(LFU)算法 ②近期最少使用(LRU)算法 ③随机替换法 (17)Cache 访问失效（未命中）原因： ①强制性失效：第一次访问数据 ②容量失效： Cache容量不够 ③冲突失效：在组相联、尤其在直接相联映射中，多个主存块映射到Cache的同一组或同一块中 (18)解决方法： ①适当增加Cache块的大小，但会增加块访问时间 ②提高Cache的相联度，减小冲突失效率。 ③采用二级缓存技术，弥补单级Cache的不足。 ④采用伪相联映射 (19)Cache写操作：尽量保持Cache内容与主存内容的一致性. ①写回法； ②全写； ③写一次； ④哈佛结构 (20)虚拟存储器：是一个容量非常大的主存储器的逻辑模型，并不是实际的物理主存储器。借助于硬盘、磁盘等辅助存储器来扩大主存的虚拟容量， 特点：采用“主存+外存”层次结构，以透明的方式给用户提供了一个比实际主存空间大得多的虚拟主存空间。 (21)主存+辅存；cache+主存的区别 ①“Cache+主存”的存储结构：主要目的是解决主存的工作速度问题； ②“主存+辅存”的虚拟存储结构：主要是解决主存的存储容量问题（可编程空间问题）。 ③在虚拟存储系统中，主存未命中的性能损失要远大于Cache系统中的Cache未命中的损失。 (22)虚存需要解决 ①任务与进程的调度问题 ②虚/实地址的转换问题 ③存储内容的替换问题 ④主存/辅存内容的一致性问题 (23)页式：把主存物理空间和虚拟空间划分出等长的存储区域，页面的起点和终点地址是固定的,页表结构简单,新页调入主存也容易装载、管理方便，主存空间浪费较小每页信息的逻辑独立性和完整性不强，因而处理、保护和共享都不是很方便。 ①逻辑页号+页内(字)地址 ②页表：表目内容包含：该逻辑页是否已经装入主存、如果已装入，则所装入的主存物理页号(页面地址)是何值、该页内容是否被修改等 ③TLB表：是一个专用的硬件高速缓冲器CAM，用于存放近期最经常使用的页表项，其可实现快速查询。存放的是页表的副本 (24)段式：将程序按照逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位“段”。把“段”作为基本信息单位在主存-外存之间管理、交换和定位。每段都有段名、段起点、段长等。具有较好的逻辑独立性和完整性，其易于编译、管理、修改和保护, 也便于多道程序共享。 ①段号+段内地址 (25)段页式：采用分段和分页相结合的方法，对程序进行两级定位管理。程序按功能模块分段，段内再分页，进入主存以页为基本信息交换单位。