文件名称：常用定点数算术计算单元（verilog实现）
文件大小：3KB
文件格式：GZ
更新时间：2023-05-28 15:29:18
定点计算 算数逻辑单元 加法器 乘法器 除法器
包含定点数常用算数逻辑单元，包含常用加法器，乘法器，除法器，都是有符号计算的。另外包含了testbench测试程序，全verilog实现
【文件预览】：
fixed_point_arithmetic_parameterized
----tags()
----trunk()
--------testfixtures()
--------implementation()
--------src()
----branches()