verilog hdl寄存器堆设计

【文件属性】：

文件名称：verilog hdl寄存器堆设计

文件大小：2KB

文件格式：ZIP

更新时间：2018-11-29 14:03:40

verilog hdl 寄存器堆 组合电路

verilog hdl 设计寄存器堆，采用译码器、寄存器、数据选择等组合电路

【文件预览】：
regfiles.v