文件名称：精简指令集的8位CPU的verilog源代码
文件大小：191KB
文件格式：RAR
更新时间：2015-04-27 16:34:14
RISC CPU 8位 verilog 源代码
verilog设计的精简指令集8位CPU源代码，里面有验证平台，以及后端DC的综合报告，门级网表，以及覆盖率报告。
【文件预览】：
RISC_cpu
----addr_decode.v(949B)
----counter.v(361B)
----test2.pro(506B)
----clk_gen.v(1KB)
----仿真部分波形.jpg(404KB)
----综合报告.txt(30KB)
----cpu.cr.mti(3KB)
----datactl.v(162B)
----test3.dat(47B)
----test2.dat(47B)
----transcript(1KB)
----test1.pro(807B)
----register.v(1KB)
----accum.v(263B)
----test3.pro(283B)
----adr.v(168B)
----machine.v(7KB)
----alu.v(921B)
----覆盖率报告.txt(5KB)
----cpu.v(1KB)
----test_cpu.v(5KB)
----网表文件.v(23KB)
----machinectl.v(351B)
----测试结果.txt(3KB)
----test1.dat(36B)