四位无符号数乘法器的VHDL语言设计

时间:2013-11-26 18:21:05
【文件属性】:
文件名称:四位无符号数乘法器的VHDL语言设计
文件大小:395KB
文件格式:RAR
更新时间:2013-11-26 18:21:05
乘法器 VHDL语言设计 四位无符号数乘法器的VHDL语言设计,四位乘法器输入信号为a_in , b_in , 均为四位无符号数,输出为c_out, 为八位无符号数,有c_out = a_in × b_in 。程序设计中利用a_in与b_in (n) (n= 0, 1, 2, 3) 分别相乘后左移 n位再累加的方法来实现乘法功能。包含程序代码(VHD)、仿真波形图以及简单的设计报告。希望能给你提供一点帮助。
【文件预览】:
mul_4
----mul_4.tan.summary(718B)
----mul_4.flow.rpt(5KB)
----timing()
--------primetime()
----mul_4.map.summary(450B)
----mul_4.qws(637B)
----mul_4.qsf(2KB)
----mul_4.pof(2MB)
----mul_4.sim.rpt(7KB)
----db()
--------mul_4.pre_map.cdb(1KB)
--------mul_4.sim.cvwf(2KB)
--------mul_4.cmp_bb.cdb(3KB)
--------mul_4.sim.qmsg(2KB)
--------mul_4.psp(3B)
--------mul_4.rtlv_sg_swap.cdb(178B)
--------mul_4.db_info(136B)
--------mul_4.map_bb.cdb(2KB)
--------mul_4.sgdiff.cdb(2KB)
--------mul_4.cmp.ecobp(28B)
--------mul_4.map.bpm(504B)
--------mul_4.eco.cdb(161B)
--------mul_4.map.qmsg(4KB)
--------mul_4.sim.hdb(3KB)
--------mul_4.pre_map.hdb(7KB)
--------mul_4.fnsim.qmsg(3KB)
--------mul_4.rtlv.hdb(7KB)
--------mul_4.map.cdb(2KB)
--------mul_4.hif(574B)
--------mul_4.merge.qmsg(2KB)
--------mul_4.sim.rdb(2KB)
--------mul_4.eds_overflow(3B)
--------wed.wsf(6KB)
--------mul_4.fnsim.hdb(7KB)
--------mul_4.tan.qmsg(6KB)
--------mul_4.syn_hier_info(0B)
--------mul_4.pss(37B)
--------mul_4.cmp.rdb(4KB)
--------mul_4.sld_design_entry_dsc.sci(155B)
--------mul_4.cbx.xml(87B)
--------mul_4.dbp(0B)
--------mul_4.rtlv_sg.cdb(1KB)
--------mul_4.asm.qmsg(2KB)
--------mul_4.sta.qmsg(4KB)
--------mul_4.cmp.qrpt(143B)
--------mul_4.cmp_bb.logdb(72B)
--------mul_4.map_bb.hdb(7KB)
--------mul_4.eda.qmsg(3KB)
--------mul_4.(0).cnf.cdb(2KB)
--------mul_4.hier_info(1KB)
--------mul_4.sgdiff.hdb(7KB)
--------mul_4.map.ecobp(28B)
--------mul_4.fit.qmsg(26KB)
--------mul_4.cmp0.ddb(98KB)
--------mul_4.map.hdb(7KB)
--------mul_4.map_bb.logdb(4B)
--------mul_4.cmp_bb.rcf(1KB)
--------mul_4.sld_design_entry.sci(154B)
--------mul_4.cmp_bb.hdb(7KB)
--------mul_4.(0).cnf.hdb(703B)
--------mul_4.map.logdb(4B)
----mul_4.eda.rpt(7KB)
----mul_4.merge.rpt(8KB)
----simulation()
--------activehdl()
----mul_4.qpf(908B)
----mul_4.sdc(1KB)
----mul_4.fit.summary(589B)
----mul_4.vwf(16KB)
----四位无符号数乘法器.doc(197KB)
----mul_4.pin(56KB)
----mul_4.asm.rpt(7KB)
----mul_4.map.rpt(16KB)
----mul_4.vhd(765B)
----mul_4.fit.smsg(7KB)
----mul_4.tan.rpt(10KB)
----mul_4.dpf(239B)
----mul_4.done(26B)
----mul_4.sof(513KB)
----mul_4.fit.rpt(157KB)

网友评论

  • 还不错,试验成功
  • 通过设计的VHDL语言,实验顺利通过。
  • 没仿真出结果