文件名称：组合逻辑电路中竞争冒险的分析
文件大小：213KB
文件格式：PDF
更新时间：2014-06-10 10:55:41
竞争冒险
在组合逻辑电路的分析设计中经常将高低电 平的变化看作理想化例如对于图1 所示电路通 常如图2 来画它的波形图由于半导体元件都有开 关时间所以当信号经过逻辑门电路时会产生一定 的延迟如果门电路的两个输入信号同时向相反的 方向发生跳变称之为竞争可能使输出端产生干 扰信号即出现竞争冒险这是数字逻辑电路应尽 力克服的问题
组合逻辑电路中竞争冒险的分析
【文件属性】：