加法器实验报告

【文件属性】：

文件名称：加法器实验报告

文件大小：272KB

文件格式：DOC

更新时间：2016-01-14 12:24:17

CPU 加法器 实验报告

加法器实验报告： 1、学会使用FPGA新片编程模拟程序运行。 2、掌握QuartusⅡ软件环境下简单Verilog文本等输入设计方法。 3、熟悉Verilog设计实体的基本结构、语言要素、设计流程等。