文件名称：带符号数除法Verilog代码
文件大小：1KB
文件格式：V
更新时间：2017-04-16 08:33:15
带符号除法
Verilog实现带符号数除法, 李亚明<<计算机原理与设计 Verilog HDL>>中的除法器bugfix.
带符号数除法Verilog代码
【文件属性】：
网友评论
- 感谢分享。
- 确实不能用。。。。。
- 试了一下，不能用啊
- 好像不能用
- 代码明显是错的：如下： reg [15:00] reg_r; reg_r <= a[31]? 16'hffff : 16'h0; 仿真都没通过的，就别往这里发了