文件名称：十进制转5421BCD所有文件
文件大小：2KB
文件格式：ZIP
更新时间：2023-05-21 15:35:41
verilog
此博文以十进制转5421BCD为例，将仿真的文件的写法以及使用modesim自动化执行脚本文件进行简单的总结，更新之前文章的模板。以后有关代码的书写可以参考此博文。主要分为个部分，第一个部分介绍转5421BCD原理，第二部分是verilig代码及其仿真文件的书写，最后是.do文件的书写。这里不详细介绍，只是简单地说明。附录之前学习时候的博文[仿真文件的写法（以四位全加器为例）](https://blog.csdn.net/qq_41467882/article/details/82713257)
【文件预览】：
code
----sim()
--------sim.do(274B)
----code()
--------D_5421BCD.v(1KB)
--------tb_D_5421_BCD.v(1KB)