VHDL语言数字钟源码

时间:2013-05-25 17:05:15
【文件属性】:

文件名称:VHDL语言数字钟源码

文件大小:382KB

文件格式:RAR

更新时间:2013-05-25 17:05:15

VHDL 数字钟 FPGA

实现电子钟功能,可以校时mode,set二键校时! 增加按键防抖模块(延时方法) 修改程序中的bug(在59分钟时小时随秒钟变) 实现在校时过程中字符闪动效果


【文件预览】:
VHDL数字钟设计源码(附:gdf线路连接图)基于max-plusII
----Count.gdf(5KB)
----clock_top.fit.rpt(181KB)
----clock_top.done(26B)
----clock_top.flow.rpt(5KB)
----clock_top.sof(513KB)
----clock_top.pin(57KB)
----count6.vhd(667B)
----clock_top.map.summary(690B)
----db()
--------clock_top.(7).cnf.cdb(1KB)
--------clock_top.(1).cnf.cdb(2KB)
--------clock_top.sld_design_entry.sci(154B)
--------clock_top.tis_db_list.ddb(174B)
--------clock_top.(1).cnf.hdb(1004B)
--------clock_top.(4).cnf.cdb(2KB)
--------clock_top.asm.qmsg(2KB)
--------clock_top.hif(4KB)
--------clock_top.(6).cnf.cdb(1KB)
--------clock_top.fit.qmsg(42KB)
--------clock_top.sgdiff.cdb(6KB)
--------prev_cmp_clock_top.asm.qmsg(2KB)
--------clock_top.hier_info(7KB)
--------clock_top.cmp0.ddb(134KB)
--------clock_top.root_partition.cmp.cfm(581B)
--------prev_cmp_clock_top.tan.qmsg(57KB)
--------clock_top.tan.qmsg(57KB)
--------clock_top.(3).cnf.hdb(917B)
--------clock_top.(0).cnf.hdb(933B)
--------clock_top.cbx.xml(91B)
--------clock_top.sld_design_entry_dsc.sci(154B)
--------clock_top.(2).cnf.hdb(961B)
--------clock_top.rtlv_sg_swap.cdb(1KB)
--------clock_top.sgdiff.hdb(11KB)
--------clock_top.root_partition.cmp.atm(16KB)
--------clock_top.rtlv_sg.cdb(8KB)
--------clock_top.map_bb.hdb(5KB)
--------clock_top.root_partition.cmp.rcf(5KB)
--------clock_top.cmp.rdb(3KB)
--------clock_top.map.qmsg(4KB)
--------prev_cmp_clock_top.map.qmsg(4KB)
--------prev_cmp_clock_top.fit.qmsg(42KB)
--------clock_top.(0).cnf.cdb(2KB)
--------clock_top.(6).cnf.hdb(518B)
--------clock_top.(7).cnf.hdb(911B)
--------clock_top.map_bb.hdbx(7KB)
--------clock_top.root_partition.map.atm(12KB)
--------clock_top.(4).cnf.hdb(931B)
--------clock_top.map.ecobp(28B)
--------clock_top.root_partition.map.hdbx(4KB)
--------clock_top.root_partition.cmp.dfp(33B)
--------prev_cmp_clock_top.qmsg(4KB)
--------clock_top.pre_map.hdb(11KB)
--------clock_top.(5).cnf.hdb(1KB)
--------clock_top.(2).cnf.cdb(2KB)
--------clock_top.db_info(137B)
--------clock_top.(3).cnf.cdb(1KB)
--------clock_top.eco.cdb(161B)
--------clock_top.syn_hier_info(0B)
--------clock_top.rtlv.hdb(11KB)
--------clock_top.cmp.ecobp(28B)
--------clock_top.pre_map.cdb(8KB)
--------clock_top.root_partition.cmp.hdbx(4KB)
--------clock_top.psp(3B)
--------clock_top.(5).cnf.cdb(2KB)
--------clock_top.root_partition.map.info(1KB)
----count10.vhd(672B)
----clock_top.qsf(2KB)
----count12.vhd(850B)
----clock_top.tan.rpt(97KB)
----clock_top.qpf(910B)
----clock_top.qws(90B)
----clock_top.asm.rpt(9KB)
----bcd7.vhd(1013B)
----clock_top.pof(2MB)
----clock_top.tan.summary(2KB)
----mux19s4.vhd(1KB)
----clock_top.map.rpt(11KB)
----clock_top.bdf(21KB)
----clock_top.fit.smsg(499B)
----seg_con.vhd(707B)
----clock_top.fit.summary(601B)
----clock_top.gdf(5KB)

网友评论

  • 编译没问题,可以用
  • VHDL的代码不多,不好找。这个还不错。