利用vivado实现FPGA的数字时钟.zip

【文件属性】：

文件名称：利用vivado实现FPGA的数字时钟.zip

文件大小：57.36MB

文件格式：ZIP

更新时间：2024-06-06 17:45:04

电子时钟 fpga EDA xilinx 嵌入式

在xilinx板子上实现，有闹钟和时钟的时分秒设置，以及最终闹铃的alarm输出。 利用三个子模块alarm，clock，control，以及一个顶模块实现，包含代码说明，实验报告和实现视频。

【文件预览】：
project_5.zip
202104300006.mp4
EDA时钟.docx