文件名称：数字电路，数字钟的设计
文件大小：177KB
文件格式：DOC
更新时间：2016-01-01 08:04:07
数字钟，VHDL
具有如下功能的闹钟： 1）．设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2）. 具有手动校时、校分的功能。 3）．定时与闹钟功能，能在设定的时间发出闹铃声。 4）．能进行整点报时。要求发出仿*人民广播电台的整点报时信号，即从59分50秒起，每隔2秒钟发出一次低音“嘟”的信号，连续5次，最后一次要求高音“嘀”的信号，此信号结束即达到整点。