数字钟数字逻辑课程设计报告

【文件属性】：

文件名称：数字钟数字逻辑课程设计报告

文件大小：704KB

文件格式：DOC

更新时间：2012-07-21 03:12:55

vhdl 数字钟设计

时间以24小时为一个周期; 显示时,分,秒; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.