文件名称：cadence xilinx fpga 原理图产生工具 adept
文件大小：3.71MB
文件格式：ZIP
更新时间：2016-03-09 07:48:21
cadence fpga原理图 adept virtex7 virtex6
好不容易找到的xilinx fpga原理图产生工具，可用于cadence中利用表格产生器件原理图，使用方便。
【文件预览】：
adept
----release_note0.48.1.html(755B)
----tmp()
--------readme.txt(30B)
----adept_ise14.bat.lnk(2KB)
----lib()
--------xls_export.xls(326KB)
--------gthe1_pins.csv(14KB)
--------gtp_attrs.csv(4KB)
--------io_para_s3a.csv(5KB)
--------io_para_s3e.csv(3KB)
--------gtxe1_attrs.csv(5KB)
--------ds_v6.csv(9KB)
--------gtxe1_pins.csv(8KB)
--------gtp_pins.csv(6KB)
--------gtx_pins.csv(10KB)
--------s6pkg()
--------ds_v5.csv(10KB)
--------io_para_v7.csv(11KB)
--------gtx_attrs.csv(5KB)
--------resources.csv(4KB)
--------io_para_v6.csv(11KB)
--------total_user_io.csv(2KB)
--------ds_s6.csv(6KB)
--------adept_template.xls(517KB)
--------gthe1_attrs.csv(7KB)
--------io_para_v5.csv(14KB)
--------ds_v7.csv(8KB)
----_xmsgs()
--------xdl.xmsgs(367B)
----doc()
--------adept_ug.pdf(965KB)
--------csv_example.csv(2KB)
----adept.exe(4.15MB)
----data()
----adept_example.ini(4KB)