文件名称：i.mx6UL原理图和PCB allegro格式
文件大小：2.41MB
文件格式：RAR
更新时间：2021-06-11 02:43:53
i.mx6
i.mx6UL原理图和PCB allegro格式，本人自己学习高速PCB的第一块板子，DDR走线没考虑过孔长度，应该同组同层的
【文件预览】：
i_MX6UL_core
----pstxnet.dat(241KB)
----signoise.run()
--------cases.cfg(80B)
--------case1()
----netlist.log(20KB)
----cmpshape.log(835B)
----nccustomization.log(698B)
----stepFacetFiles4Map()
----DRC()
--------I_MX6UL_CORE.DRC(25KB)
----quickplace.log(661B)
----router_long.log(4KB)
----embedded_layer_setup.log(89B)
----signoise.log(250B)
----i_MX6UL_core.xml(71B)
----refresh.log(3KB)
----mosaic.log(44B)
----ENET1_CRS_DV.top(26KB)
----Gerber()
----sigxp.dml(4KB)
----allegro_S06616.6-2015_AllegroMiniDump.dmp(61KB)
----i_MX6UL_core.brd(3.88MB)
----shape_islands.rpt(786B)
----i_MX6UL_core_gre.log(913B)
----license_use.log(260B)
----csetApply.log(0B)
----enternet.mdd(264KB)
----pxlBA.txt(4KB)
----pstxprt.dat(175KB)
----specctra.did(148KB)
----i_MX6UL_core.opj(10KB)
----netrev.lst(3KB)
----i_MX6UL_core_gre_bak.log(966B)
----sigxp.run()
--------cases.cfg(80B)
--------case0()
----batch_drc.log(1KB)
----.rtcomp(68B)
----emmc4.5.mdd(290KB)
----sigxp.jrl(2KB)
----I_MX6UL_CORE_0.DBK(832KB)
----i_MX6UL_core_sch.xml(87KB)
----master.tag(18B)
----gloss.log(37KB)
----vdd_snvs_3v3.mdd(189KB)
----Create_Netlist()
--------pstxnet.dat(242KB)
--------netlist.log(19KB)
--------pxlBA.txt(4KB)
--------pstxprt.dat(176KB)
--------netrev.lst(3KB)
--------eco.txt(2KB)
--------pstchip.dat(90KB)
----i_MX6UL_core.SAV(2.73MB)
----eco.txt(1KB)
----devices.dml(43B)
----split_plane.log(742B)
----specctra.log(27KB)
----allegro.jrl(97KB)
----interconn.iml(74KB)
----router.log(1KB)
----monitor.sts(3KB)
----i_MX6UL_core.dsn(832KB)
----mosaic_bak.log(44B)
----convert_corner.log(1KB)
----pstchip.dat(90KB)
----vcc_3v3.mdd(187KB)